磨削和研磨等磨料处理是生产半导体晶片必要方式,然而磨削和研磨会导致单晶硅晶片的表面完整性变差。因此抛光和平面化对生产微电子原件来说是十分重要的。
1简介半导体基片的结构厚度已经被降低到0.35微米,但抛光和平展化任然是制备微电子原件的必要准备。因此,抛光半导体基底材料的任务将在集成电路的制造过程中的角度来限定。本次讲座的主要重点放在工艺技术,原材料和结构性晶圆化学机械抛光(CMP),以及在其上进行抛光硅片等开发的模型。此外,对于软、脆的半导体材料的研磨也将会进行讨论
硅的制造加工仍然是今天的关键技术之一。可以预料每年生产的芯片表面积将会稳定增长,这将伴随着集成组件的增度(图1)[1,2,3,4]。为了实现这一点,降低结构的宽度则是十分必要的。目前运用的较小宽度为0.35微米,但是如果下降到0.15微米,可以预测的是接下来将会有11 Gbit DRAM的芯片产出。在光刻过程中,只有有限的取决于光源波长的焦点深度(DOF)可用于所属的晶片曝光。波长为248纳米的光波,焦点深度为0.7微米,对应加工0.35微米的结构宽度。为了尽可能的降低成本,这些光波的对应焦点深度频谱则应该得到充分利用。因此,将0.3微米分摊到晶片总厚度变化(TTV)上,0.26微米至步进表,其用于提高在光掩模下移动晶片的定位精度。剩余的0.14微米则被分配到晶片形貌上来。这是对由几个氧化物层和金属层(英特尔奔腾微处理器:3〜4层)所组成的晶片有决定性的影响,因为它们必须被重复曝光
--2半导体材料的抛光图2描述了抛光的任务和在硅晶片抛光中应用的技术。1.硅衬底的抛光是在研磨和磨削之后,为了除去其表面层中的缺陷,并且为了以后的抛光实现了**的反射面。通常,一层大约5-30微米厚度被除去。
-2.在每个光刻步骤和蚀刻工艺之后氧化物结构的流平性。
3. 化合物半导体的衬底材料的抛光是特别重要的,因为它们不表现出硬而脆的特性的材料特性,却是柔软而脆的。虽然基底材料包括,例如砷化镓和磷化铟在内化合物的仅占市场的2%(而硅占98%),将这些材料变得越来越重要。
一个特殊的抛光工艺可用于上面列出的每一项任务。尽管这是一个由IBM公司推广的生产的半导体处理中使用的64Mbit的DRAM芯片的相对较新的技术——化学-机械抛光将会起着主导作用。
-.1硅的化学-机械抛光(CMP)
图3所示为3轴抛光机的原理,用于基片盘的研磨。机器的轴承都是流体动力。现代的圆盘传送带的机器需要6抛光头。对于每一个抛光头和晶片的抛光压力,分别由气动弹簧控制。
-图4所示为用于CMP的重要工艺参数。研磨粗糙的硅晶片速度高达3米/秒,然而在研磨氧化物和金属结构时速度将显着减小。7到70千帕的抛光压力允许去除速率从60至150纳米/分。7到70千帕的抛光压力允许去除速率从60至150纳米/分。(如图
图5 抛光压力和温度除去率之间的关系
--对于晶片的装夹,有不同的技术进行选择。将未抛光的硅晶片固定到作为载体的热蜡上。这种方法的优点是具有高的保持力,缺点是,在晶片的背面将作为一个参考表面。此外,蜡的粘附是不适合用于盒式对盒式的使用。出于这个原因,还有另一种方法可以应用到晶片抛光中。晶片被压到一个浸渍、多孔的柔性盘上,由于粘合力作用使得它粘附到抛光头部。由于此方法不能承受剪切力,所以将晶片固定在环内。这种方法的优点在于,晶片抛光侧也可以作为参考面。除此之外,抛光机可以通过机器人自动加载和卸载。
如果进行双面抛光,晶片不必要被紧固,因为它们被插入到抛光机中。但该方法制造的晶片几乎不被接受,因为芯片制造商更喜欢单面抛光的晶片。这样做的原因是,在晶片内的干扰杂质原子,倾向于扩散到仅被研磨和磨削后的未抛光的晶片背面。如果杂质原子因吸除效果集中在晶圆背面,则它们引起的光刻步骤上问题将减少。
抛光垫及浆料是进行抛光所需的重要工具,对结果有很大的影响。用碱性溶液作为抛光液,其中含有尺寸为约100纳米的化学反应性的颗粒。用具有相对小的尺寸分布且较为光滑的球状微粒可以达到较优的效果。化学-机械抛光的颗粒硬度总是比工件的被抛光更少。
具有高刚度的聚氨酯磁盘通常被用作抛光垫。由于增加的颗粒会导致脱除率降低,因此需要周期性地执行修正垫料。合适的工艺适应调节工具仍没有充分开发。
CMP技术在洁净区域的应用进行了相当有争议的讨论,因为清理磨料颗粒是一个问题。但是,在理论上,这个问题被已经被解决了。对于清洗,不同的流程,例如水和超声波浴在今天已经被使用。
CMP材料去除过程包括一个化学过程和机械过程。图5所示为去除速率对抛光压力和温度的依赖性。由于化学和机械之间的相互作用,总除去率比每个单独去除的总和要高。去除率随着压力的增加而增加,饱和度大约从1牛顿/平方厘米开始。颗粒浓度的增加也会使去除率增加,一般使用1%(质量百分比)浓度。温度的提高对去除率的提升有着显着效果,但是高温度下的操作会影响较其的精度。